Xilinx将全面采用FPGA突破ACAP现有水平

赛灵思正在开发一款可在硬件级别动态改变的FPGA。

该商业的“ Everest ”项目是Xilinx称之为自适应计算加速平台（ACAP），显然这是一种集成的多核异构设计，远远超出了标准FPGA。它采用台积电的7纳米工艺技术，并将在今年晚些时候推出。

赛灵思公司总裁兼首席执行官Victor Peng在1月份任命，称这是“FPGA发明以来最重大的工程成就”。

ACAP可以使用FPGA工具在RTL上（寄存器传输级）进行编程，软件开发人员可以使用C / C ++，OpenCL和Python编写基于ACAP的系统。

Everest ACAP具有高达500亿个晶体管，据说可提供：

• 分布式内存
• 硬件可编程的DSP模块
• 多核SoC
• 一个或多个软件可编程，硬件适应性强的计算引擎
• 片上网络（NoC）
• 用于安全和电源管理的片上控制模块
• 硬件可编程内存控制器
• CCIX和PCIe支持
• 多模式以太网控制器
• 可编程I / O接口和序列化/反序列化（SerDes）
• 高带宽存储器或某些版本的可编程ADC和DAC

这个想法是加速各种计算工作负载，包括财务风险建模、个性化医疗、实时流事件、物联网传感器分析、AI语音服务和筛选社交视频， 随着工作负载的变化，以毫秒为单位动态优化ACAP。

性能

预计赛灵思16nm Virtex VU9P FPGA产品的性能将达到目前的20倍。该公司宣称，基于Everest的5G远程射频头将拥有相对于最新的16nm无线电的4倍带宽。性能每瓦效率也被认为更好，得到了10倍的提升。Xilinx声称，一般来说Everest比新的工作负载的CPU要快10-100倍，并且比GPU或ASIC涵盖更多的用例。

应用

Everest ACAP的应用包括大数据和AI领域：视频转码，数据库，数据压缩，搜索，AI推理，基因组学，机器视觉，计算存储和网络加速。

预期的市场包括汽车，工业，科学和医疗，航空航天和国防，测试，测量和仿真，音频/视频和广播以及消费部门。

这对赛灵思来说是一件大事。该公司表示，1500名工程师正在开发珠穆朗玛峰项目，该项目已耗资10亿美元并开发四年多。一些客户已经交付了软件工具，如果一切按计划进行，产品应该从2019年开始发货。